8月16日,來自合肥工業(yè)大學(xué)、南京理工大學(xué)的同學(xué)們結(jié)束了Robei -- 7天搞定FPGA的暑期實(shí)訓(xùn)生活,在短短7天時(shí)間里,從對(duì)FPGA/Verilog一知半解甚至一無所知,到能夠熟練使用Robei EDA專業(yè)仿真工具,獨(dú)立自主設(shè)計(jì)IP并且實(shí)現(xiàn)特定功能,同學(xué)們感受到了Robei的強(qiáng)大魅力,也為自己在短短7天能夠掌握簡(jiǎn)單FPGA設(shè)計(jì)流程而感到驕傲。
16日上午,同學(xué)們以答辯的方式向Robei高級(jí)工程師們展示了自己的學(xué)習(xí)成果,在展示PPT的過程中,可以感受到同學(xué)們從7天緊張的實(shí)訓(xùn)生活中收獲了知識(shí),也得到了成就感。Robei工程師在肯定同學(xué)們學(xué)習(xí)成果的同時(shí),也給出了自己的建議,希望同學(xué)們可以將學(xué)習(xí)成果完善,設(shè)計(jì)出更優(yōu)秀的作品。
答辯結(jié)束后,以同學(xué)們7天來的學(xué)習(xí)成果及答辯表現(xiàn)為依據(jù),經(jīng)過初步篩選,由總經(jīng)理吳國(guó)盛先生為實(shí)訓(xùn)成績(jī)優(yōu)異的同學(xué)頒發(fā)Robei銅牌講師的聘書,希望同學(xué)們能夠珍惜本次實(shí)訓(xùn)所學(xué),繼續(xù)深造,Robei會(huì)對(duì)被授予銅牌講師資格的同學(xué)進(jìn)行專業(yè)培訓(xùn),保證大家達(dá)到Robei銅牌講師的專業(yè)水平。
實(shí)訓(xùn)結(jié)束后,Robei全體員工為同學(xué)們踐行,組織大家聚餐。席間,大家暢談對(duì)本次實(shí)訓(xùn)的心得體驗(yàn),表示從實(shí)訓(xùn)中不僅獲取了知識(shí),也結(jié)識(shí)了許多對(duì)FPGA感興趣的志同道合的小伙伴,與主講教師陳濤老師建立了深厚的感情,對(duì)Robei的課程也給出了自己的建議,祝愿Robei實(shí)訓(xùn)能夠越做越好,讓更多想要快速學(xué)習(xí)FPGA的同學(xué)能夠了解并參與進(jìn)來,實(shí)現(xiàn)自己學(xué)習(xí)FPGA的初級(jí)目標(biāo)。
下面就讓小編為大家安利一下本次課程的神器—Robei可視化芯片設(shè)計(jì)軟件吧。
Robei可視化芯片設(shè)計(jì)軟件,是一款全新的擁有自主知識(shí)產(chǎn)權(quán)的集成電路設(shè)計(jì)工具,也是世界上最小的芯片設(shè)計(jì)仿真工具。Robei軟件不僅具備傳統(tǒng)的設(shè)計(jì)工具的代碼編寫、編譯、仿真功能,更增加了可視化和模塊化設(shè)計(jì)理念,將先進(jìn)的圖形化與代碼設(shè)計(jì)相融合,具有模塊設(shè)計(jì)透明化,方便模塊重新利用,加快設(shè)計(jì)進(jìn)度的特點(diǎn)。
? 功能:可視化數(shù)字電路前端設(shè)計(jì)仿真 ? 用途:可視化芯片設(shè)計(jì)/FPGA設(shè)計(jì)和前端仿真設(shè)計(jì) ? 支持語言:Verilog HDL ? 軟件大小:5.5MB ? 設(shè)計(jì)方式:框圖加代碼設(shè)計(jì) ? 代碼生成功能:支持 ? 自帶波形查看工具 ? 具備分層設(shè)計(jì)功能 ? 提供IP透明 ? 引腳顏色區(qū)分 ? 連接線用顏色區(qū)分 ? 可支持開發(fā)板引腳分配:Xilinx和Altera ? 擁有配套實(shí)驗(yàn)教材 ? 獲取形式:網(wǎng)絡(luò)下載+線下授權(quán)方式
“工欲善其事,必先利其器”,Robei教材以初學(xué)者為根本出發(fā)點(diǎn),嚴(yán)格遵循FPGA初學(xué)者循序漸進(jìn)的學(xué)習(xí)進(jìn)度,力爭(zhēng)為學(xué)員掃平集成電路設(shè)計(jì)系統(tǒng)障礙,使學(xué)員能夠快速平穩(wěn)的提高FPGA設(shè)計(jì)水平,獨(dú)立自主完成設(shè)計(jì)任務(wù)與目標(biāo)。