1.模型上的引腳的一些屬性是寫保護的,不能修改,但是位置和顏色信息可以隨意調整。
2.保存的路徑中不能含有中文和空格
3. 保存文件名不能以數字和特殊字符開頭
4. 相關的文件要保存在同一路徑下
5. 保存的文件名會顯示成當前設計的模塊名稱
6. 命名時不能命名成verilog的關鍵字,如“module”,“if” 等,也不能以數字開頭,不能含有中文,不能含有空格
7.如果Module Type不設置成testbench,仿真將看不到波形。
8. 寫代碼的時候不需要寫module…… endmodule和引腳聲明,因為系統會自動生成。
9. 模塊和測試模塊必須保證在同一目錄下才能在“Current”欄里面看到。
10. 必須點"Compile" 才能生成代碼,然后再點"Run".
11. “model”和“module”區別: 正在設計的模塊叫做“module”,一旦設計完成,并把此模塊應用到其它的設計模塊的時候,該模塊的類型自動變成“model”。“model”的一些屬性不可更改,是被保護了的。
12. 完整代碼的查看:在“Code”中,你只能看到用戶輸入的代碼部分,而且這些代碼不是從第一行開始計數的。點擊菜單“View”中的下拉菜單“CodeView”,你可以看到所有的代碼,包括自動生成的。
13. 沒注冊也可以運行:沒有注冊,可以運行不超過3個模塊的仿真。
15. testbench的輸入端口如果用initial賦值,則端口類型需要是reg類型。
(1)我為什么仿真之后看不到波形?
Robei的模型有四種類型:“module”,“model”,“testbench” 和“constrain”。 如果你想仿真之后看波形應該將頂層的仿真模塊類型設置成“testbench”。同時,testbench的模塊輸入端口類型應為“reg”,輸出類型應為“wire”。
如果以上都設置正確,確認一下是否先點"Compile"再點"Run".
(2)出現syntax error?
一般是語法錯誤,一般是拼寫或符號錯誤、缺少語句、缺少符號等。需要根據錯誤信息提示的代碼行數檢查錯誤。常見的錯誤類型:1. 如果begin···end不完整,缺少end,錯誤信息會不能定位出錯位置,檢查錯誤時注意begin和end是否一一對應。2. 如果漏掉分號,錯誤信息也難以定位出錯語句,檢查錯誤時注意代碼中有沒有漏掉分號。3. Robei軟件會自動添加module和endmodule,所以不需要自己在code里添加,如果添加了反而會出錯。4.文件和變量命名的時候不要使用減號等特殊字符,可以使用下劃線。5. 注意分號等符號都要用英文字符,不要使用中文字符。
(3)error: xxx is not a valid l-value in traffic?
說明xxx的Datatype應該是reg類型,但是你設置成了wire類型。
(4)reg xxx; cannot be driven by primitives or continuous assignment.
說明xxx應該是wire類型的,你設置Datatype為reg類型,而且在assign語句中使用了。請修改為wire類型或者不要采用assign語句賦值。
(5)Unable to open input file.
可能是:1.點擊運行仿真之前沒有點擊編譯,編輯完測試文件后,先保存、編譯,然后再點運行仿真。2.文件命名不符合規范,EDA類工具對命名有一些規定,因此,建議在對文件和變量等命名時: ①只使用英文字母、數字、下劃線,不要用空格或其他特殊字符 ②不要與verilog語言的關鍵詞相同(如module) ③必須以英文字母開頭,不能以數字或下劃線開頭
(5)輸出信息中存在亂碼.
安裝路徑或工程文件路徑的文件夾名有中文或特殊字符。路徑的各文件夾中不要有中文、空格、特殊字符,可以有下劃線。
(6)Datasize are not equal.
連線的兩個端口的位寬不一致。Robei軟件中,添加子模塊時,需要注意: ①子模塊的端口屬性是只讀模式,不能直接修改; ②需要打開子模塊工程進行修改,修改完保存; ③保存完后回到剛才的設計,用delete刪除舊的子模塊,然后重新添加。
(7)duplicate declaration.....
檢查端口或變量是不是聲明定義了多次。在Robei軟件中設置端口屬性后,軟件會根據端口屬性生成端口聲明代碼,不需要自己手動再聲明一次。
(8)If you want to see the waveform, make sure you have the "Type" changed to "testbench"
只有testbench測試文件才能運行仿真,設計文件不能直接仿真看波形。新建testbench測試文件有兩種方法: ①在設計文件上右鍵選擇Create Test快速生成testbench框圖然后進行測試文件的設計; ②點擊新建按鈕,在彈出的New Project Setting頁面把Module Type設置為testbench。
(9)Please run the project first to get the waveform
查看波形之前需要先對testbench測試文件運行仿真,生成波形文件。修改完測試文件后,依次進行保存、編譯,編譯沒有錯誤再運行仿真,運行仿真沒有錯誤再查看波形。如果修改了工程,再查看波形時一定要先編譯、運行生成新的波形文件,否則還是會打開舊的波形文件。
(9)port xxx on model mmmm is not connected
子模塊的端口a沒有連線。也可以在子模塊端口的屬性欄里,在connect欄添加想要連接的頂層模塊內部信號