要求：

1. 研究生及以上學(xué)歷，2年以上工作經(jīng)驗(yàn)，不限專業(yè)，特別優(yōu)秀的本科生亦可

2. 熟悉Verilog語言

3. 熟悉DDR3/4、 USB3、MIPI、UFS、PCIE或HDMI的協(xié)議優(yōu)先

4. 有Serdes通信經(jīng)驗(yàn)的優(yōu)先

工作內(nèi)容：

1.     開發(fā)高速通信協(xié)議

2.     整合FPGA驗(yàn)證

3.     系統(tǒng)測試與調(diào)試

待遇：面議

工作地點(diǎn)：青島，無錫

簡歷發(fā)送到：robei@robei.com